IC MEMORY CARD

Publication number: JP8315100

Also published as:

US5712811 (A

Publication date:

1996-11-29

Inventor:

KIN CHIYOUKAN

Applicant:

GOLD STAR ELECTRONICS

Classification:

- international:

G06K19/077; G06K17/00; G11C5/00; G06K19/077;

G06K17/00; G11C5/00; (IPC1-7): G06K19/077;

G06K17/00

- European:


G11C5/00

Application number: JP19960007345 19960119 Priority number(s): KR19950012254 19950517

Report a data error he

Abstract of **JP8315100**

PROBLEM TO BE SOLVED: To improve the storage capacity and data processing speed of an IC memory card by inputting/outputting data by using an internal read signal or internal write signal outputted from a control section as the relevant internal chip selecting signal of a plurality of internal chip selecting signals to a plurality of memory chips. SOLUTION: The read and write of data are controlled by using control signals inputted to a control section 60 through a connector 50 by interfacing with an external device and the connector 50. Then, data are inputted/outputted by using an internal read signal or internal write signal outputted from the control section 60 as the relevant internal chip selecting signal of a plurality of internal chip selecting signals CF0-CF7 outputted from the control section 60 is inputted to a plurality of memory chips 70-77. Therefore, the storage capacity and data processing speed of an IC memory card can be improved.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-315100

(43)公開日 平成8年(1996)11月29日

(51) Int.Cl.6		識別記号	庁内整理番号	FΙ			技術表示箇所
G06K	19/077		•	G06K	19/00	L	
	17/00		•		17/00	С	
	•	•		•		. D	


			審査請求 有 請求項の数4 OL (全 6 頁)
(21)出願番号	特願平8-7345		(71)出願人 591050992
			エル・ジー・セミコン・カンパニー・リミ
(22)出願日	平成8年(1996)1月19日		テッド
		-	大韓民国忠清北道清州市興徳区香亭洞1番
(31)優先権主張番号	95P12254		地
(32)優先日	1995年 5 月17日		(72)発明者 金 朝漢
(33)優先権主張国	韓国 (KR)		大韓民国忠清北道清州市興徳區香亭洞 1
•			(74)代理人 弁理士 深見 久郎 (外3名)
•			

(54) 【発明の名称】 ICメモリカード

(57)【要約】

【課題】本発明は、インターフェース用コネクタとして 用いられるフィンの個数を増加させ、該増加されたフィンをデータ信号、アドレス信号、及び制御信号に利用して、記憶容量及びデータ速度処理速度の向上されたIC メモリカードを提供しようとするものである。

【解決手段】外部装置とインターフェスするためのコネクタと、該コネクタを通って入力する制御信号によりデータのリード及びライトを制御する制御部と、該制御部から出力された内部チップ選択信号が夫々入力され外部の内部チップ選択信号により選択されて、前記制御部から出力された内部リード信号及び内部ライト信号によりデータを入出力する複数個のメモリチップと、により本発明のICメモリカードが構成される。



1

【特許請求の範囲】

【請求項1】 ICメモリカードであって、

外部装置とインターフェスするためのコネクタと、

該コネクタを通って入力する制御信号によりデータのリード及びライトを制御する制御部と、

該制御部から出力された複数個の内部チップ選択信号中 該当の内部チップ選択信号が入力するに従い、前記制御 部から出力された内部リード信号叉は内部ライト信号に よりデータを入出力する複数個のメモリチップと、を備 えたICメモリカード。

【請求項2】前記コネクタは、30個のアドレス信号用フィン、64個のデータ信号用フィン、及び8個の内部チップ選択信号用フィンの含まれた136個のインターフェス用フィンから構成される請求項1記載のICメモリカード。

【請求項3】前記インターフェス用フィンは、第1行一第4行に分けて配置され、それら四つの行中相互隣接した行のインターフェス用フィンは交互に配置して、所定ピッチを有するように構成される請求項2記載のICメモリカード。

【請求項4】前記内部チップ選択信号は、前記メモリチップと相互対応し、該相互対応された内部チップ選択信号に該当するメモリチップが夫々選択される請求項1記載のICメモリカード。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ICメモリカードに係り、特に、インターフェース用コネクタとして用いられるフィンの個数を増加させ、該増加されたフィンをデータ信号、アドレス信号、及び制御信号に夫々利用し 30 て、記憶容量及びデータ処理速度が向上されたICメモリカードに関するものである。

[0002]

【従来の技術】従来 I Cメモリカードにおいては、図4 に示すように、外部装置とインターフェースするための コネクタ10と、該コネクタ10を通って入力するアド レス信号A0-A25、リード信号/OE、ライト信号 /WE、及び第1、第2チップ選択信号/CE0、/C E1によりデータ信号D0-D15の入出力を制御する 制御部20と、該制御部20から出力された内部リード 40 信号OE*、内部ライト信号WE*、及び第1内部チッ プ選択信号CE*によりデータ信号D0-D7を入出力 する第1メモリチップ30と、前記内部リード信号OE *、ライト信号WE*、及び第2内部チップ選択信号C E1*によりデータ信号D0-D7を入出力する第2メ モリチップ31と、前記内部リード信号OE*、内部ラ イト信号WE*、及び第1内部チップ選択信号CE0* によりデータ信号D8-D15を入出力する第3メモリ チップ32と、前記内部リード信号OE*、内部ライト

りデータ信号D8-D15を入出力する第4メモリチップ33と、から構成されていた。

【0003】且つ、前記コネクタ10においては、図5に示すように、前記ICメモリカードの下部面に形成された第1フィンP1一第68フィンP68を備え、該第1フィンP1一第34フィンP34は、図5(A)に示すように、所定間隔を置いて配置され、第35フィンP35一第68フィンP68(図示せず)は、図5(B)に示すように、それら第1フィンP1一第34フィンP34に相互対応し並んで配置される。叉、それらフィンP1ーP68のピッチ間隔は、図5(C)に示すように、1.27±0.1mmとし、それらフィンP1ーP68は、アドレス信号A0-A25、データ信号D0-D15、リード信号/OE、ライト信号/WE、及びその以外の電源電圧信号のような制御信号に対応する。

【0004】このように構成された従来ICメモリカードの作用に対し図面を用い説明する。

【0005】前記コネクタ10は、ICメモリカードを アクセスするマイクロコンピューターのような外部装置 の に連結され、このようなアクセスは前記ICメモリカー ドに貯蔵されたデータをリード (read) するか、叉は新 しいデータをICメモリカードにライト(write) すると き発生される。

【0006】即ち、前記外部装置が前記ICメモリカードをアクセスするとき、リード信号/OE、ライト信号/WE、及び第1、第2チップイネーブル信号/CE 0、/CE1のような制御信号と、アドレス信号A0-A25とがコネクタ10を通って制御部20に入力する。

7 【000.7】ここで、前記アドレス信号A0は制御信号 として用いられ、新しいデータがICメモリカードにラ イトされるときは、データ信号D0-D15もそれら制 御信号と一緒に制御部20に入力する。

【0008】次いで、前記制御部20は、第1一第4メモリチップ30-33に貯蔵されたデータをリードするための内部リード信号OE*と、それらメモリチップ30-33にデータをライトするための内部ライト信号WE*と、第1、第3メモリチップ30、32を選択するための第1内部チップ選択信号CEO*と、第2、第4メモリチップ31、33を選択するための第2内部チップ選択信号CE1*と、を発生し、それらアドレス信号A0-A25、内部リード信号OE*、及び内部ライト信号WE*が第1一第4メモリチップ30-33に共通入力され、前記第1内部チップ選択信号CE0*はそれら第1、第3メモリチップ30、32に夫々入力され、第2内部チップ選択信号CE1は第2、第3メモリチップ31、33に夫々入力される。

ータをリードする場合、内部リード信号OE*はローレ ベルとなり内部ライト信号WE*はハイレベルとなっ て、例えば、第1、第2内部チップ選択信号CE0*、 CE1*のレベルが夫々ハイレベルであるとき、アドレ ス信号A0のレベルに拘わらず上位データ信号D8-D 15及び下位データ信号D0-D7に対応するデータバ スが夫々ハイインピーダンスの状態になる。従って、そ れらメモリチップ30-33からデータ信号D0-D1 5が出力せず、ICメモリカードは待機状態 (standby state) になる。

【0010】 ここで、'L'はローレベルを、'H'は ハイレベルを、'X'は関係なし (don't care) を夫々 示し、'HIGH-Z'は該当のデータパスがハイインピーダ ンスの状態を、' I' はライトを、' O' はリードを夫 々示す。

【0011】且つ、第1内部チップ選択信号CE0*の レベルがロー状態、第2内部チップ選択信号CE1*の レベルがハイ状態、アドレス信号AOのレベルがロー状 態であるときは、上位データ信号D8-D15に対応す るデータパスはハイインピーダンスの状態になり、第1 メモリチップ30から出力された下位データ信号D0-D7はデータバスDBを通って制御部20に出力する。

【0012】ここで、前記アドレス信号A0のレベルが ハイ状態であると、下記データ信号D0-D7に対応す るデータバスがハイインピーダンスの状態になって、第 3メモリチップ32から出力された上位データ信号D0 -D15はデータバスDBを通って制御部20に出力す る。その後、該制御部20に出力された下位データ信号 D0-D7叉は上位データ信号D8-D15はコネクタ 10を通って外部装置に出力し、結果的に8ビットのデ 30 一夕が前記外部装置によりリードされる。

【0013】叉、第1内部チップ選択信号CE0*のレ ベルがハイ状態、第2内部チップ選択信号CE1*のレ ベルがロー状態、アドレス信号AOのレベルがロー状態 であるときは、上位データ信号D8-D15に対応する データパスがハイインピーダンスの状態になり、第1メ モリチップ30から出力された下位データ信号D0-D 7はデータバスDBを通って制御部20に出力する。こ こで、アドレス信号A0のレベルがハイ状態であると、 下位データ信号D0-D7に対応するデータバスがハイ インピーダンスの状態になり、第4メモリチップ32か ら出力された上位データ信号D8-D15はデータバス DBを通って制御部20に出力する。従って、前述した ように、8ビットのデータが前記外部装置によりリード される。

【0014】更に、第1内部チップ選択信号CEO*及 び第2内部選択信号CE1*のレベルが夫々ロー状態で あるときは、アドレス信号A0のレベルに拘わらず第1 メモリチップ30叉は第2メモリチップ31からは下位

4 メモリチップ33からは上位データ信号D8-D15 がデータパスDBを通って制御部20に夫々出力され る。従って、16ピットのデータが前記外部装置により リードされる。

【0015】一方、新しいデータがICメモリカードに ライトされる場合は、内部リード信号OE*はハイレベ ルとなり内部ライト信号WE*はローレベルとなって、 図6に示すように、データがリードされるときと同様な 方法により制御信号のレベルに従い、新しいデータが第 1一第4メモリチップ30-40に夫々貯蔵される。

[0016]

【発明が解決しようとする課題】然るに、このような従 来ICメモリカードにおいては、26ピットのアドレス 信号が用いられて最大6.4メガバイトの記憶容長を有 し、一つの内部チップ選択信号が複数個のメモリチップ に共通連結されて最大16ビットのデータを並列に入出 力するから、前記外部装置が32ビット叉は64ビット を並列に処理するシステムの場合はデータ速度が劣ると いう問題点があった。

【0017】本発明の目的は、インターフェース用コネ クタとして用いられるフィンの個数を増加させ、該増加 されたフィンをデータ信号、アドレス信号、及び制御信 号に利用して、記憶容量及びデータ処理速度を向上させ たICメモリカードを提供しようとするものである。

[0018]

【課題を解決するための手段】そして、このような本発 明に係るICメモリカードにおいては、外部装置とイン ターフェースするためのコネクタと、該コネクタを通っ て入力する制御信号によりデータのリード及びライトを 制御する制御部と、該制御部から出力された内部チップ 選択信号が入力され該当のチップ選択信号によりイネー ブルされて、前記制御部から出力されたリード信号叉は ライト信号によりデータを入出力する複数個のメモリチ ップと、から構成される。

[0019]

【発明の実施の形態】以下、本発明に係るICメモリカ ードの実施の形態に対し説明する。

【0020】即ち、本発明のICメモリカードにおいて は、図1に示すように、外部装置とインターフェースす るためのコネクタ50と、該コネクタ50に連結された アドレスパスABを通って入力するアドレス信号A0-A29、リード信号/OE、ライト信号/WE、及び第 1一第8選択信号/CE0-/CE7によりデータ信号 D0-D63の入出力を制御する制御部60と、該制御 部60から出力された内部リード信号OE*、内部ライ ト信号WE*、及び第1内部チップ選択信号CE0*に よりデータ信号D0-D7を入出力する第1メモリチッ ブ70と、前記内部リード信号OE*、前記内部ライト 信号WE*、及び第2内部チップ選択信号CE1*によ データ信号D0-A7が、第3メモリチップ32叉は第 50 りデータ信号D8-D15を入出力する第2メモリチッ

5

プ71と、前記内部リード信号OE*、前記内部ライト 信号WE*、及び第3内部チップ選択信号CE2*によ りデータ信号D16-D23を入出力する第3メモリチ ップ72と、前記内部リード信号OE*、前記内部ライ ト信号WE*、及び第4内部チップ選択信号CE3*に よりデータ信号D24-D31を入出力する第4メモリ チップ73と、前記内部リード信号OE*、前記内部ラ イト信号WE*、及び第5内部チップ選択信号CE4* によりデータ信号D32-D39を入出力する第5メモ リチップ74と、前記内部リード信号OE*、前記内部 10 ライト信号WE*、及び第6内部チップ選択信号CE5 *によりデータ信号D40-D47を入出力する第6メ モリチップ75と、前記内部リード信号〇E*、前記内 部ライト信号WE*、及び第7内部チップ選択信号CE 6 * によりデータ信号D 4 8 - D 5 5 を入出力する第7 メモリチップ76と、前配内部リード信号OE*、前記 内部ライト信号WE*、及び第8内部チップ選択信号C E7*によりデータ信号D56-D63を入出力する第 8メモリチップ77と、から構成される。

【0021】且つ、前記コネクタ50においては、図2 20に示すように、前記ICメモリカードの下部面に形成された第1フィンP1一第136フィンP136を備え、それら第1フィンP1一第68フィンP68は、図2 (A)に示すように、所定間隔を置いて配置され、第69フィンP69一第136フィンP136(図示せず)はそれら第1フィンP1一第68フィンP68に相互対応し並んで形成される。即ち、図2(B)に示すように、前記第1フィンP1と第69フィンP69、第2フィンP2と第70フィンP70、一一一等のように配置され、このように配置されたフィンの間隔は上部よりも30下部が狭い間隔を有するように、第1、第2フィンP1、P2は撓んで形成される。

【0022】 叉、それらフィンP1-P136は、図2 (C) に示すように、第1行のフィンP1、P3、P5 ---P65、P67、第2行のフィンP2,P4,P 6---P66,P68、第3行のフィンP69、P7 1、P73---P133、P135、及び第4行のフィンP70、P72、P74、---P134、P13 6から分けて配置され、それら四つの行中相互隣接した行のフィンは交互に配置され、それら行のピッチ間隔は 60、635±0、05mmとする。従って、それらフィンP1-P136のピッチ間隔は従来ピッチ間隔1、27±0、05mmよりも小さくて、前記コネクタ50は従来コネクタと同様な大きさを有するが、一層多くのフィンを包含して形成することができる。

【0023】更に、それらフィンP1-P136は、アドレス信号A0-A29、データ信号D0-D63、リード信号/OE、ライト信号/WE、及びチップ選択信号/CE0-/CE7に夫々対応する。

【0024】このように構成された本発明に係るICメ 50 最大64ピットのデータが並列にリード叉はライトさ

モリカードの作用に対し説明する。

【0025】外部装置がICメモリカードをアクセスするときは、リード信号/OE、ライト信号/WE、及びチップ選択信号/CE0-/CE7のような制御信号と、アドレス信号A0-A29とがコネクタ50を通って制御部60に入力し、新しいデータがICメモリカードにライトされるときは、データ信号D0-D63もそれら制御信号と一緒に制御部60に入力する。

【0026】次いで、該制御部60は、前記リード信号 /OE、ライト信号/WE、及びチップ選択信号/CE 0ー/CE7を内部回路の動作に合うように変換させ、メモリチップ70ー77に貯蔵されたデータを出力するための内部リード信号OE*、前記メモリチップ70ー77にデータを貯蔵するための内部ライト信号WE*、及びそれらメモリチップ70ー77中チップを選択するための内部チップ選択信号CE0*ーCE7*を該当のメモリチップに夫々出力する。

【0027】且つ、それらデータ信号D0-D63は、前記制御部60でそれら制御信号によりパッファーリングされ、データパスDBを通って各メモリチップ70-77に入力されか、叉は前記コネクタ50を通って前記外部装置に出力される。

【0028】叉、アドレス信号A0-A29、内部アドレス信号OE*、及び内部ライト信号WE*は第1メモリチップ70-第8メモリチップ77に共通入力され、第1内部チップ選択信号CE0*は第1メモリチップ70に、第2内部チップ選択信号CE1*は第2メモリチップ71に、第3内部チップ選択信号CE2*は第3メモリチップ72に、第4内部チップ選択信号CE3*は第4メモリチップ73に、第5内部チップ選択信号CE4*は第5メモリチップ74に、第6内部チップ選択信号CE4*は第5メモリチップ75に、第7内部チップ選択信号CE5*は第6メモリチップ75に、第7内部チップ選択信号CE6*は第7メモリチップ76に、第8内部チップ選択信号CE6*は第7メモリチップ76に、第8内部チップ選択信号CE7*は第8メモリチップ77に夫々入力される。

【0029】すると、それらメモリチップ70-77中ローレベルの内部チップ選択信号が入力したメモリチップから、該当の8ビットのデータ信号(D0-D7)(D8-D15)(D16-D23)(D24-D31)(D32-D39)(D40-D47)(D48-D56)(D56-D63)がデータバスDBを通って夫々入出力される。

【0030】従って、前記ローレベルの内部チップ選択信号が一つ、二つ、四つ、五つであると、8ビット、16ビット、32ビット、64ビットのデータが夫々入出力され、ハイレベルの内部チップ選択信号が入力されたメモリチップに連結されたデータパスDBはハイインピーダンスの状態になる。

【0031】結果的に、本発明のICメモリカードは、

れ、アドレス信号A0が制御信号として用いられると、 該アドレス信号A0と前記内部チップ選択信号CE0* -CE7*とが組合せて使用されて、ICメモリカード の記憶容量が増加される。

[0032]

【発明の効果】以上説明したように本発明に係る1 C メモリカードにおいては、コネクタのフィンの個数が増加するに従いアドレス信号のピット数及び並列処理されるべきデータ信号のピット数が増加し、各内部チップ選択信号がメモリチップに1:1に連結されて記憶容量が増加して、データ処理速度が向上されるという効果がある。

【0033】且つ、本発明は、コネクタの大きさが従来 と同様であるため、大きい記憶容量及び速いデータ処理 速度を必要とする携帯用機器に適用し得るという効果が ある。

【図面の簡単な説明】

【図1】本発明に係るICメモリカードのブロック図である。

【図2】本発明のICメモリカードのコネクタに係り、 (A) ICメモリカードのは正面図、(B) はICメモ リカードの右側面図、(C)はICメモリカードの下部面図である。

【図3】本発明のメモリチップに入力される制御信号のレベルに従い入出力するデータ信号のビット数を示した表である。

【図4】 従来 I Cメモリカードのブロック図である。

【図5】従来ICメモリカードのコネクタに係り、

(A)はICメモリカードの正面図、(B)はICメモリカードの右側面図、(C)はICメモリカードの下部面図である。

【図 6】 従来各メモリチップに入力される制御信号のレベルに従い入出力するデータ信号をピット数を示した表である。

【符号の説明】

10、50:コネクタ

20、60:制御部

30-33、70-77:メモリチップ


A0-A29:アドレス信号

D0-D63:データ信号

9 P1-P136:フィン

[図1]

[図2]




[図3]


利押せ号 タロ データ 化号 大概 能		CE1°	CE2	cEJ'	CE4	CE5	CE6"	CE7°	D63 ~D56	D55 ~D48	D47 ~040	039 ~032	D31 ~D24	D23	D15 ~D8	D7 ~D0
	L	н	н	H	Н	Н	н	н	Hìgh —z	High z	High -z	High -z	High -z	High -z	High -z	1/0
ł	н	L	н	. н	н	н	н	н	High -z	High -z	High —z	High -z	High —z	High -z	1/0	High -z
	н	н	ι	н	н.	* H	Ŧ	I	High —z	High –z	High —z	High —z	High -z	1/0	High -z	High -z
	н	н	н	L	н	н	н	н	High -z	High -z	High -z	High -2	1/0	High -z	High -z	High -z
8817 1 /0	н	н	н	н	. L	н	н	н	High —z	High —z	High ~z	ľ/o	High z	High —Z	High —z	High -z
'	н	н	н	H.	н	t	н	н ,	High -z	High —z	Vσ	High -2	High -1	High —t	High -z	High -z
	н	н	н	• н	н	н.	L	н	High -z	I/O	High —z	High -z	High -z	High -z	High —z	High -z
	Н	н	н	н	Н	н	н	ı,	I/O	High -z	High -z	High z	High -z	High —z	High -z	High -z
	L	ľ	н	н	н	н	Н	'н '	High —z	High -z	High —z	High -z	High -z	High -z	1/0	Ų0
168/T				•					•	•						:
	н	н	Н	н	н	н	L	L	1/0	ľ\0	High -z	High -z	High -z	High —z	High —z	High -2
	Ŀ	L	L	L	н	н	н	н	High -z	High z	High -z	High -z	1/0	1/0	1/0	1/0
32BIT	•	:					:		:	:	:			•		•
	н	н	н	н	L	L	L	L	1/0	1/0	1/0	1/0	High —z	High —z	High -z	High -z
64B/T <i>¥∕o</i>	L	L	L	L	L	L	L	L	1/0	1/0	1/0	1/0	Vo	1/0	1/0	1/0

[図5]

(À)

(B)





[図6]

新 和 新 和 和 和 和 和 和 和 和 和 和 和 和 和 和 和 和 和	CE0 [#]	CE1*	Ào ,	D15-D8	D,~ D0
待期状態	н	н	х	HIGH-Z	HIGH-Z
	L	н.	L	HIGH-Z	1/0
8 bi t 1/0	L	Н	. н	1/0	HIGH-Z
170	н	Ĺ.	L.	HIGH-Z	1/0
	н	L	н	1/0	HIGH - Z
le pit IVO	L	L	X	1/0	1/0